0.18微米

聯電的0.18微米製程技術是針對今日眾多的先進應用產品所研發。我們為今日的系統單晶片設計公司提供一個完整的解決方案，包括矽驗證IP／設計單元資料庫以及SRAM編譯程式。在2000年，聯電以領先業界的缺陷密度與生產週期，高居0.18微米製程晶圓生產和出貨量的龍頭。此製程中上兩層金屬層為銅導線。我們過去的輝煌成績，以及如0.18微米製程等的先進技術，即是我們客戶能獲得價值更佳、品質更高及更快上市時程的保證。

－我們提供經過驗證的ARM核心，以每一特別單一使用的晶圓專工為基礎
－設計單元資料庫提供最高到每平方公厘100,000個的邏輯閘極
－針對不同的市場區隔，目前已進入量產

製程技術主要特點

• Shallow trench isolation
• Retrograde twin well (Triple well option)
  
• Dual gate oxides
• Dual poly gate with CoSi₂
• CoSi₂ S/D
• Up to 1P6M Al with FSG dielectric (top 2 layer Cu option)
  
• 4.0 SRAM bit cell
• Wirebond / Flipchip packaging