0.15微米

聯電目前高性能的0.15微米製程已進入大量生產階段，它是針對多重應用產品例如電腦、有線及無線通訊產品而設計。聯電0.15微米製程所提供的設計單元資料庫能提供超過 150k gates/mm的閘級密度，並且配有業界最多的輸入/輸出單元（I/O pad）及獨特的鎖相迴路編譯程式。

製程技術主要特點

• Shallow trench isolation
• P-sub, Twin-Well (Epi-wafer option)
  
• Dual gate oxides
• Dual poly gate with CoSi₂
• CoSi₂ S/D
• Up to 1P7M Al (top 2 layer Cu option)
  
• 3.15 SRAM bit cell
• Wirebond / Flipchip packaging

0.15微米元件選擇