封裝工程
聯電與我們的封裝夥伴合作，提供經過ISO9000認證的封裝選擇，以符合客戶嚴格的期望與大量生產的需求。我們與世界級的裝配廠商例如Amkor，ASE， SPIL和ChipPac緊密合作，提供從PDIP（塑料雙列直插式組件），BGA（球柵陣 列封裝）到FC（覆晶封裝）的封裝選擇。封裝選擇包括了刻印，崩應，烘烤 與掃腳。我們的合作夥伴遵守嚴格的品質標準，才能符合像聯電這樣世界級 公司的標準。
封裝解決方案 傳統封裝 前導架型式
Package
Body Size(mm)
Pin Count
SOP
150~500mll
8~70
SOJ
300~400mll
20~62
SOJ-LCC
24~42
SSOP
150~496mll
16~80
TSOP(1)
8*13.4~14*20
28~56
TSOP(2)
20~86
TSOP-LOC
24~86
QFP
10*10~40*40
44~304
TQFP
7*7~14*14
44~158
LQFP
7*7~28*28
32~256
HS-QFP
14*20~40*40
100~304
矽基板型式
PBGA
14*22~45*45
119~1156
TFBGA
6*8~19*19
36~324
L(F)BGA
8*8~27*27
64~676
EBGA(Viper BGA)
27*27~42.5*42.5
256~860
HS BGA
27*27~40*40
256~665
FC BGA
11*11~45*45
100~1936
MCM BGA
119~1096
* TFBGA: Thin & Fine pitch BGA
* HS BGA: Heat Sink BGA
* L(F)BGA: Low profile & Fine pitch BGA
* FC BGA: Flip Chip BGA
* EBGA: Enhance BGA
* MCM BGA: Multi Chip Module BGA
先進封裝
凸點／覆晶封裝
簡介： 覆晶封裝技術（FC）廣泛的運用在需要高性能，高速，高密度，以及／或者小尺寸包裝的元件上。不像傳統使用引線接合的互連方式，覆晶封裝使用焊接或是金的凸點代替。因此I/O接合區可以佈滿整個晶片上，不是只有在邊緣的部分。因此晶片的尺寸可以縮小，電路通路也可以最佳化。聯電與承包商密切合作，提供完整的解決方案，從覆晶封裝設計規則開始，到晶圓廠製程，探針測試，凸點和封裝服務等。
－低電感／低阻抗 －優良雜訊控制 －簡易熱能管理 －具有較多I/O數目的陣列接合區 －小面積
應用產品
－高性能：中央處理器，圖形處理器，晶片組，可編程邏輯元件，網路晶片，射頻，自動化元件 －小尺寸包裝：顯示面板驅動IC，隨身碟 －高速記憶體，MCP（多晶片封裝）解決方案等
微間距引線接合
簡介： 引線接合是現存用在第一級互連中最古老的方法，不過它仍是今日最主要的互連方法，特別是用在具有中等I/O數目的晶片上。追求更細微間距與銅晶圓（上有鋁帽）／低介電值的趨勢帶動球狀接合技術的發展。引線接合技術可由聯電所屬的合格承包商處取得。
－成熟與低成本的技術 －可隨晶方尺寸彈性縮小 －具有有限的I/O數目的邊緣接合區 －較多接腳數目需要較長的生產週期時間 －高速製程下電效能較差
－電腦，通訊，消費性電子產品等
晶片級封裝
簡介： CSP（晶片級封裝）的意思是在封裝上裸晶佔整個晶片面積達80%以上，所以封裝可以越小越好。晶片級封裝包括了嚴格的BT矽基板晶片級封裝－TFBGA（細微間距球柵陣列封裝），VFBGA（超細微間距球柵陣列封裝）；軟板晶片級封裝－LTBGA（極薄軟板球柵陣列封裝），TFTBGA（極薄細微間距軟板球柵陣列封裝）；前導架晶片級封裝－QFN（四方扁平無引腳封裝），BCC。晶片級封裝可由聯電所屬的承包商處取得。
特徵／結構圖
－近似的晶片尺寸（最小，最薄與最輕） －良好的電與熱效能 －適合低度與中度接腳數目
－記憶體，特殊應用積體電路，數位信號處理器，射頻，可編程邏輯元件等
晶圓級封裝
簡介： 晶圓級封裝即是指大多數或是全部的封裝程序都以晶圓級執行的一種封裝技術。重新分配與凸點晶圓技術是目前I/O封裝應用產品最普遍的選擇。使用重新分配程序，現存的具有邊緣接合區的晶片也可應用在晶圓級晶片尺寸封裝（WLCSP）上。
－實際的晶片尺寸（最小，最薄與最輕） －較短的裝配週期時間 －良好的電效能 －理想的低接腳數目解決方案
－記憶體，數位信號處理器，射頻，電源擴大器等
聯電主要承包商提供狀況：
多晶片封裝／單列直插式封裝
簡介： 對於高密度，高效能以及成本效益的需求加速了多晶片封裝（MCP）和單列直插式封裝（SiP）的研發和應用。模組裝配整合了系統與多種晶片，並可選擇一種或更多的被動元件。
－低成本解決方案 －末端產品效能提昇 －以小尺寸結合數個晶片 －較短的電流通道提供較高的速度
－行動電話，PDA，無線區域網路，數位相機，記憶卡等
－ASE／SPIL／Amkor／ChipPAC都提供多晶片封裝／單列直插式封裝
簡介： TCP(捲帶式晶片載體封裝)與COF(晶粒軟模接合)為LCD驅動器IC主要的封裝方式。典型的TCP和COF使用金凸點晶片和平面磁帶。TCP和COF的內引腳接合（ILB）運用熱壓縮的方式，成串排列的與金凸點接合在晶片上。內引線接合程序之後，晶片會經過測試並且從磁帶上切割下來，接著用外引腳接合（OLB）接合在印刷電路板或是玻璃顯示器上。外引腳接合也是使用成串排列接合。
－金凸點互連結構 －特別應用在LCD應用產品上 －適合LCD面板的軟板／薄板
－行動電話，數位相機，PDA，筆記型電腦，液晶顯示電視機，電漿顯示面板等
－ASE／SPIL／Aptos可提供TCP與COF解決方案
綠色封裝
簡介： 因為錫鉛合金具有低成本，良好的可焊性焊和良好的機械力，因此應用在電子產業已經超過50年了。然而，由於環境保護和人類健康的考量，電子基礎建設遭受到立法和市場環境的強制壓力，將在幾年內將封裝技術過渡成綠色封裝（無鉛及無鹵素）。無鉛的材質包括在矽底材型式使用錫／銀，錫／銀／銅，而在前導框型式採用錫／銅，錫／鉍和冰銅錫。綠色封裝技術可由聯電所屬的承包商處取得。
－無鉛無鹵素材質 －焊接凸點，焊接球與前導框採無鉛材質 －模板混合物和矽基板採無鹵素材質
Items
Plating bump
Printing
Process
BCB*
RDL
Polyimide wafer
Material (Solder)
Eutectic
High lead (Sn/Pb)
(5/95)
(5/95, 10/90)
Low-alpha
Lead free
聯電主要測試封裝合作夥伴
想要獲得更多關於特定服務供應商的資訊，請到下列相關的網站（點一下以下連結將會另開一個新視窗）
Test & Assembly Ardentec (Ardentec Corporation) ASET (ASE Test, Inc.) GT (Global Testing Corporation) KY (King Yuan Electronics Co., Ltd.) STATS (ST Assembly Test Service Ltd.) WINSTEK (WINSTEK Semiconductor Corp.) Amkor (Amkor Technology, Inc.) ASE (Advance Semiconductor Engineering Inc.) ChipPAC (ChipPAC Incorporated.) SPIL (Siliconware Precision Industry Co., Ltd.) Oki (Oki Electric Industry Co., Ltd.) OSE (Orient Semiconductor Electronics, Ltd.)
Bump ASE (Advance Semiconductor Engineering Inc.) SPIL (Siliconware Precision Industry Co., Ltd.) UST (Unitive Semiconductor Taiwan Co., Ltd.) APTOS (APTOS Corporation)
UMC Document No.
Title
Flip chip related documents
GT-RPT-010919-002
0.15um flip chip electrical design rule
GT-RPT-020102-003
0.15um flip chip mask tooling information
GT-RPT-020102-001
0.18um flip chip layout guideline
GT-RPT-020102-002
0.18um flip chip electrical design rule
0.18um flip chip mask tooling information
GT-RPT-010919-004
0.15/0.18um flip chip layout guideline for UMC Aluminum BEOL process
GT-STI-010613-001
0.13um flip chip layout guideline
Wire bond related document
G-1B-014
Bond pad layout guideline
G-1B-077
0.13um logical BEOL process topological layout rule
GT-DBT-020222-001
0.13um 70um inline pitch wire bond pad reference database (with TLP V.1.5)
GT-DBT-020716-001
0.13um 60um inline pitch wire bond pad reference database (with TLP V.1.5)
GT-DBT-020222-002
0.13um 45um pitch stagger wire bond pad reference database (with TLP V.1.5)
GT-DBT-020716-002
0.13um 40um pitch stagger wire bond pad reference database (with TLP V.1.5)
GT-DBT-020909-002
90nm 60um inline pitch wire bond pad reference database
